Γλώσσα επαλήθευσης υλικού

Μια γλώσσα επαλήθευσης υλικού (Hardware Verification Language ή HVL) είναι μια γλώσσα προγραμματισμού που χρησιμοποιείται για την επαλήθευση σχεδιάσεων ηλεκτρονικών κυκλωμάτων που έχουν γραφτεί σε μια γλώσσα περιγραφής υλικού. Οι HVL συνήθως περιλαμβάνουν χαρακτηριστικά γλωσσών προγραμματισμού υψηλού επιπέδου όπως η C++ ή η Java, καθώς και χαρακτηριστικά για εύκολο χειρισμό σε επίπεδο bit όπως αυτά στις HDL. Πολλές HVL μπορούν να παράγουν τυχαία ερεθίσματα με περιορισμούς και περιλαμβάνουν δομές λειτουργικής κάλυψης (functional coverage) που βοηθούν στην επαλήθευση πολύπλοκου υλικού.

Η SystemVerilog, η OpenVera, η e και η SystemC είναι οι πιο δημοφιλείς γλώσσες επαλήθευσης υλικού.[1][2] Η SystemVerilog προσπαθεί να συνδυάσει δομές HDL και HVL σε ένα ενιαίο πρότυπο.

Δείτε επίσης Επεξεργασία

Παραπομπές Επεξεργασία

  1. «The ASIC Guy Verification Poll». Αρχειοθετήθηκε από το πρωτότυπο στις 28 Σεπτεμβρίου 2012. Ανακτήθηκε στις 20 Οκτωβρίου 2011. 
  2. «DVCon Language Poll». Αρχειοθετήθηκε από το πρωτότυπο στις 27 Φεβρουαρίου 2012. Ανακτήθηκε στις 20 Οκτωβρίου 2011. 

Εξωτερικοί σύνδεσμοι Επεξεργασία