Μικροαρχιτεκτονική P6: Διαφορά μεταξύ των αναθεωρήσεων

Περιεχόμενο που διαγράφηκε Περιεχόμενο που προστέθηκε
Γραμμή 42:
* Υποστήριξη SSSE3 για όλα τα μοντέλα και υποστήριξη SSSE4.1 για όλα τα μοντέλα των Core 2 που κατασκευάζονταν με τη λιθογραφία των 45 νανομέτρων.
* Προσθήκη συνόλου εντολών 64-μπιτ ([[x86-64]]), επιτρέποντας σε όλους τους επεξεργαστές Core 2 να τρέχουν 64μπιτες εφαρμογές.
* Αύξηση της ταχύτηταςσυχνότητας του FSB, με ταχύτητες από 533 ΜΗz μέχρι 1600 ΜΗz.
* Αύξηση της κρυφής μνήμης επιπέδου 2, με τη μνήμη αυτή να κυμαίνεται από 1 ΜΒ μέχρι 12 ΜΒ (οι πυρήνες των Core 2 Duo χρησιμοποιούν τη μνήμη αυτή από κοινού ενώ στους Core 2 Quad η μνήμη αυτή μοιράζεται εξ ημισείας σε κάθε τσιπ)
* Μερικές φορητές εκδόσεις των Core 2 Duo υποστηρίζουν μια τεχνολογία, με την οποία ο δίαυλος FSB τρέχει με τη μισή από τη κανονική του ταχύτητα, και ως αποτέλεσμα η ταχύτητα του επεξεργαστή μειώνεται στη μέση(Dynamic Front Side Bus Throttling και Super Low Frequency Mode). Αυτή η τεχνική επιτρέπει στον επεξεργαστή να καταναλώνει λιγότερη ενέργεια, αυξάνοντας τη διάρκεια ζωής της μπαταρίας.